Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

IC 7474

IC 7474 merupakan sebuah IC yang berisi dua buah D flip-flop yang berfungsi untuk menyimpan satu bit data sesuai dengan sinyal clock. Flip-flop ini memiliki input preset dan clear yang dapat mengatur langsung kondisi output menunggu tanpa clock, sehingga sering digunakan dalam rangkaian penyimpan data, register, maupun pembagi frekuensi.

IC 74ls112

IC 74LS112 adalah IC yang berisi dua buah JK flip-flop dengan pemicu tepi negatif (falling edge). JK flip-flop lebih fleksibel dibandingkan D flip-flop karena dapat digunakan sebagai latch, toggle, ataupun pembagi frekuensi, dan juga dilengkapi dengan input preset serta clear.

SW-SPDT

Komponen SW-SPDT (Single Pole Double Throw switch) berfungsi sebagai saklar yang memungkinkan satu input dihubungkan ke salah satu dari dua output, sehingga dapat digunakan untuk memilih jalur logika atau menentukan kondisi logika 0 dan 1 pada rangkaian digital.

PENELITIAN LOGIKA

Logic probe digunakan sebagai alat penguji sederhana untuk mengetahui status logika pada titik tertentu dalam rangkaian, apakah bernilai logika rendah (LOW), logika tinggi (HIGH), atau dalam kondisi pulsa (berubah-ubah).

CATU DAYA

power supply sebagai sumber tegangan, biasanya sebesar +5 V DC pada IC TTL seperti 7474 dan 74LS112. Selain itu

TANAH

ground (GND) juga sangat penting sebagai titik referensi tegangan 0 V, yang menjadi jalur kembalinya arus dan menentukan kondisi logika dalam rangkaian digital. Tanpa power supply dan ground, IC maupun komponen digital lainnya tidak akan dapat berfungsi dengan baik.

3. Rangkaian Simulasi [kembali]

Gambar Rangkaian Simulasi

4. Prinsip Kerja Rangkaian [kembali]

Rangkaian ini terdiri dari dua jenis flip-flop, yaitu D flip-flop (IC 7474) dan JK flip-flop (IC 74LS112). Input logika diberikan melalui B0, B1, dan B2, sedangkan B3 berfungsi sebagai sinyal clock utama. Pada bagian D flip-flop, nilai logika dari input D (melalui B2) akan dialihkan ke output Q hanya saat terjadi tepi naik (rising edge) pada sinyal clock. Karena input D diberi logika rendah (0), maka setiap kali clock aktif, output Q akan selalu berada pada kondisi logika 0.

Sementara itu, JK flip-flop dikonfigurasikan dengan J dan K bernilai 1 (B0 = 1, B1 = 1), yang menyebabkan flip-flop bekerja dalam mode toggle. Dalam mode ini, output Q akan berubah secara bergantian antara 0 dan 1 setiap kali ada pulsa clock. Oleh karena itu, flip-flop keluaran JK akan berosilasi dengan frekuensi setengah dari input clock, menyerupai fungsi counter 1-bit.

Secara keseluruhan, rangkaian ini menunjukkan perbedaan karakteristik antara D dan JK flip-flop. D flip-flop bertindak sebagai penyimpan data (data latch) yang hanya memperbarui output saat jam aktif dan mengikuti nilai input D, sedangkan JK flip-flop dengan input J = K = 1 akan terus berganti keadaan secara otomatis, mengikuti pulsa clock. Adanya logic probe di masing-masing output memungkinkan pengamatan kondisi logika secara langsung, sehingga perilaku kedua jenis flip-flop dapat dibandingkan secara visual dan real-time.

5. Video Rangkaian [kembali]